[發(fā)布日期：2023-04-11 14:01:55] 點擊：
先進晶圓級封裝技術，主要包括了五大要素：
01 晶圓級凸塊(Wafer Bumping)技術
02 扇入型(Fan-In)晶圓級封裝技術
03 扇出型(Fan-Out)晶圓級封裝技術
04 2.5D 晶圓級封裝技術(包含IPD)
05 3D 晶圓級封裝技術(包含IPD)
晶圓凸塊(Wafer Bumping)，顧名思義，即是在切割晶圓之前，于晶圓的預設位置上形成或安裝焊球(亦稱凸塊)。晶圓凸塊是實現芯片與 PCB 或基板(Substrate)互連的關鍵技術。凸塊的選材、構造、尺寸設計，受多種因素影響，如封裝大小、成本及電氣、機械、散熱等性能要求。
印刷型凸點(Printed Bump)技術、共晶電鍍型落球(Ball Drop with Eutectic Plating)技術、無鉛合金(Lead-Free Alloy)及銅支柱合金(Copper-Pillar Alloy)凸點技術，扇入型晶圓級封裝(Fan-In Wafer Level Package，FIWLP)技術，業(yè)內亦稱晶圓級芯片規(guī)模封裝(Wafer Level Chip Scale Package，WLCSP)技術，是當今各類晶圓級封裝技術中的主力。近兩年，扇入型晶圓級封裝產品的全球出貨量都保持在每年三百億顆以上，主要供給手機、智能穿戴等便攜型電子產品市場。
隨著便攜型電子產品的空間不斷縮小、工作頻率日益升高及功能需求的多樣化，芯片輸入/輸出(I/O)信號接口的數目大幅增加，凸塊及焊球間距(Bump Pitch & Ball Pitch)的精密程度要求漸趨嚴格，再分布層(RDL)技術的量產良率也因此越發(fā)受重視。在這種背景下，扇出型封裝(Fan-Out Wafer Level Package，FOWLP) 及扇入扇出混合型(Hybrid Fan-In/Fan-Out)等高端晶圓級封裝技術應運而生。
這里我們拓展介紹一下，再分布層(Re-Distribution Layer，RDL)技術。在晶圓級封裝制程里面, 再分布層技術主要用于在裸芯(Bare Die)和焊球之間重新規(guī)劃(也可理解為優(yōu)化)信號布線、傳輸的路徑，以達到將晶圓級封裝產品的信號互聯密度、整體靈活度最大化的目的。RDL 的技術核心，簡單來說就是在原本的晶圓上附加了一層或多層的橫向連接，用來傳輸信號。
臺灣ELT的全自動晶圓級真空壓膜機系統，區(qū)別于傳統使用滾輪壓式的貼膜機，創(chuàng)新采用真空貼膜+壓膜后切膜的專利技術。干膜先預鋪設(不與基材接觸)，腔體抽真空后進行貼壓膜，配合以震蕩式軟性氣囊的多段熱壓作用，尤其適合晶圓表面具有凹凸起伏結構圖案的貼壓膜制程。如：Flip Chip制程的NCF壓膜、Fan-out制程的Mold sheet壓膜以及3D-IC制程所需的TSV填孔等?？蓪崿F近乎完美無氣泡及業(yè)界最高深寬比(1:20)填充的貼壓膜;可兼容匹配8”及12”晶圓封裝工藝。內部搭配自動切割系統，壓膜后設備切割系統進行裁膜，匹配多種干膜材料，還可擴充壓膜腔體進行二次表面整平壓合，無須另外加裝整平系統，節(jié)省成本。另外，手動型號還可鋪設離型膜，可避免壓膜中所造成的殘膠影響。
